(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 1. April 2004 (01.04.2004)

PCT

(10) Internationale Veröffentlichungsnummer WO 2004/027997 A1

(51) Internationale Patentklassifikation⁷:

_ _ _

- (72) Erfinder; und
- (21) Internationales Aktenzeichen: PCT/DE2003/002695
- (75) Erfinder/Anmelder (nur für US): LI PUMA, Giuseppe [IT/DE]; Zechenstr. 27, 44791 Bochum (DE).

(22) Internationales Anmeldedatum:

latum: 11. August 2003 (11.08.2003) (74) Anwalt: EPPING HERMANN FISCHER PATENTAN-WALTSGESELLSCHAFT MBH; P.O. Box 200734, 80007 Munich (DE).

(25) Einreichungssprache:

Deutsch

H03L 7/093

(81) Bestimmungsstaaten (national): CN, US.

(26) Veröffentlichungssprache:

Deutsch

(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

(30) Angaben zur Priorität:

102 42 364.4


- 12. September 2002 (12.09.2002) I
- E Veröffentlicht:
- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St.-
- mit internationalem Recherchenbericht
 vor Ablauf der für Änderungen der Ansprüche geltenden Frist; Veröffentlichung wird wiederholt, falls Änderungen eintreffen

[Fortsetzung auf der nächsten Seite]

(54) Title: PHASE-LOCKED LOOP

(54) Bezeichnung: PHASENREGELKREIS

Martin-Str. 53, 81669 München (DE).



(57) Abstract: The invention relates to a phase-locked loop comprising a regulatable charging pump (2) for producing a control voltage (UVCO). A voltage-controlled oscillator (4) and an evaluation unit (14) are arranged downstream of said pump. Said evaluation unit (14) is embodied in such a way that a correction signal (Iref) can be generated by means of the control voltage (UVCO) and a nominal slope (K vco) of the voltage-controlled oscillator (4), and can be applied to the evaluation output which is, in turn, connected to an input of the charging pump (2).

WO 2004/027997 A1 |||

[Fortsetzung auf der nächsten Seite]

WO 2004/027997 A1



Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

(57) Zusammenfassung: Der erfindungsgemäße Phasenregelkreis weist eine einstellbare Ladungspumpe (2) zur Erzeugung einer Steuerspannung (UVCO) auf. Dieser ist ein spannungsgesteuerter Oszillator (4) und eine Auswerteeinheit (14) nachgeschaltet. Die Auswerteeinheit (14) ist dabei derart ausgebildet, dass damit anhand der Steuerspannung (UVCO) und einer Sollsteilheit (K vco) des spannungsgesteuerten Oszillators (4) ein Korrektursignal (Iref) erzeugbar und am Auswerteausgang anlegbar ist. Dieser wiederum ist mit einem Eingang der Ladungspumpe (2) verbunden.

Beschreibung

35

Phasenregelkreis

Die Erfindung betrifft einen Phasenregelkreis für die Frequenzmodulation eines Senders, wie er beispielsweise in einem Mobilfunksystem Verwendung finden kann.

Eine aufwandsarme Realisierung eines Senderkonzeptes für moderne Mobilfunksysteme zur Frequenzmodulation bietet eine ΣΔ-Fractional-N-Phasenregelschleife, die im Folgenden auch als ΣΔ-Fractional-N-PLL oder auch nur als PLL bezeichnet wird.

- Die PLL 10, wie sie in Figur 1 gezeigt ist, besteht aus einem 15 Phasen-Frequenzdetektor 1, einer Charge-Pump 2, die auch als Ladungspumpe bezeichnet wird, einem Loop-Filter 3, das auch als Schleifenfilter bezeichnet wird, einem spannungsgesteuerten Oszillator 4, kurz VCO, und einem Frequenzteiler 5. An einem Eingang der PLL 10 liegt eine 20 Referenzfrequenz fref an deren Phase mittels dem Phasen-Frequenzdetektor 1 mit einer Phase einer Frequenz fdiv verglichen wird, welche sich aus einer durch einen Teilerwert N geteilten Ausgangsfrequenz fvco ergibt. Gegebenenfalls wird 25 vom Phasen-Frequenzdetektor 1 ein Stellsignal erzeugt und der Ladungspumpe 2 zugeführt, welche davon abhängig eine Spannung U erzeugt, die mittels dem Filter 3 gefiltert als Tuningspannung UVCO am Eingang des spannungsgesteuerten Oszillators 4 anliegt. Dieser wiederum erzeugt die von der 30 Tuningspannung UVCO abhängige Ausgangsfrequenz fvco.
 - Die gewünschte Frequenzmodulation erfolgt digital über Variation des Frequenzteilerwertes N unter Zuhilfenahme eines ΣΔ-Modulators 6. Mittels eines Summieres 7 werden digitale Sendedaten D mit einem Kanalwort KW verknüpft und dem ΣΔ-Modulator 6 zugeführt, der dann daraus den Teilerwert N

bestimmt und dem Frequenzteiler 5 zur Verfügung stellt. Das Kanalwort KW gibt dabei den Kanal vor.

Bei Verwendung eines nicht integrierenden Schleifenfilters 3 ist die Übertragungsbandbreite der Phasenregelschleife 10 direkt proportional zur VCO-Steilheit Kvco. Die Übertragungsfunktion $H(j\omega)$ der geschlossenen Regelschleife 10 bestimmt sich zu:

10
$$H(j\omega) = \frac{\varphi vco}{\varphi ref} = \frac{N}{1 + j\omega / \omega_o}$$
 (1)

wobei

5

15

20

25

30

 ϕ vco die Phase am PLL-Ausgang, ϕ ref die Phase am PLL-Eingang, ω die Kreisfrequenz und N der Teilerwert ist.

Die Eckfrequenz f0 der -3dB Bandbreite der PLL 10 berechnet sich aus:

$$f0 = \frac{Kp \cdot R \cdot Kvco}{N} \tag{2}$$

wobei

Kp die Phasendetektorsteilheit,
R der Schleifenwiderstand gegen Masse und
Kvco die VCO-Steilheit ist.

Die Phasendetektorsteilheit Kp ist proportional zum Chargepump-Strom Icp.

Bisher ist aus dem Stand der Technik keine PLL bekannt, mit der die Gleichspannungsleerlaufverstärkung bzw. Grenzfrequenz über alle Kanäle und über alle Toleranzen fest einstellbar ist.

25

30

35

Eine Aufgabe der Erfindung ist es, einen Phasenregelkreis anzugeben, bei dem eine konstante DC-Leerlaufverstärkung bzw. Grenzfrequenz über alle Kanäle und über alle Toleranzen fest einstellbar ist.

Vorteilhafter Weise bietet die Erfindung die Möglichkeit, die VCO-Steilheit abgleichen zu können.

10 Die Aufgabe wird durch einen Phasenregelkreis mit den in Patentanspruch 1 angegebenen Merkmalen gelöst.

Der erfindungsgemäße Phasenregelkreis weist eine einstellbare Ladungspumpe zur Erzeugung einer Steuerspannung auf. Dieser ist ein spannungsgesteuerter Oszillator und eine Auswerteeinheit nachgeschaltet. Die Auswerteeinheit ist dabei derart ausgebildet, dass damit anhand der Steuerspannung und einer Sollsteilheit des spannungsgesteuerten Oszillators ein Korrektursignal erzeugbar und am Auswerteausgang anlegbar ist. Dieser wiederum ist mit einem Eingang der Ladungspumpe verbunden.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich den in den abhängigen Patentansprüchen angegebenen Merkmalen.

Bei einer vorteilhaften Weiterbildung der Erfindung ist die Auswerteeinheit derart ausgebildet, daß damit der Fehler der Steilheit des spannungsgesteuerten Oszillators berechenbar ist.

Bei einer weiteren vorteilhaften Weiterbildung des erfindungsgemäßen Phasenregelkreises ist der Auswerteeinheit ein Analog-Digital-Wandler zum Wandeln der Steuerspannung in ein digitales Wort vorgeschaltet.

20

In einer weiteren Ausführungsformen der Erfindung ist zwischen die Auswerteeinheit und den Analog-Digital-Wandler ein Register zum Speichern des digitalen Worts geschaltet.

- Zwischen die Auswerteeinheit und das Register kann ein Tabellenspeicher geschaltet sein, um aus dem digitalen Wort und einem Kanalwort den Istwert der Steilheit des spannungsgesteuerten Oszillators zu ermitteln.
- 10 Weiterhin kann die Auswerteeinheit eine Recheneinheit aufweisen, um aus dem Istwert der Steilheit des spannungsgesteuerten Oszillators, dem Kanalwort und der Sollsteilheit des spannungsgesteuerten Oszillators einen Steilheitsfehler zu errechnen.

Bei einer weiteren Ausführungsform des erfindungsgemäßen Phasenregelkreises sind der Auswerteeinheit mehrere Register nachgeschaltet, um für mehrere Kanalgruppen jeweils einen Steilheitsfehler zu speichern.

Vorteilhafter Weise ist der Auswerteeinheit eine steuerbare Stromquelle nachgeschaltet, um aus dem Steilheitsfehler das Korrektursignal zu erzeugen.

- Zudem kann bei dem erfindungsgemäßen Phasenregelkreis ein Schleifenfilter vorgesehen sein, welches zwischen die Ladungspumpe und den spannungsgesteuerten Oszillator geschaltet ist.
- Des weiteren kann bei der Erfindung im Rückkopplungszweig ein Teiler vorgesehen sein.

Schließlich kann in einer weiteren vorteilhaften
Ausgestaltung der Erfindung der Teiler einen einstellbaren
35 Teilerwert aufweisen, welcher mit einem ΣΔ-Modulator
einstellbaren ist.

Im folgenden wird die Erfindung anhand von vier Figuren an mehreren Ausführungsbeispielen weiter erläutert.

5 Es zeigen:

- Figur 1 einen Phasenregelkreis wie er aus dem Stand der Technik bekannt ist,
- 10 Figur 2 in Form eines Blockschaltbilds den prinzipiellen
 Aufbau einer ersten Ausführungsform des
 Phasenregelkreises gemäß der Erfindung,
- Figur 3 ein Frequenzdiagramm mit dem Verlauf der Steilheit
 eines spannungsgesteuerten Oszillators in
 Abhängigkeit von der Frequenz und
- Figur 4 in Form eines Blockschaltbilds den prinzipiellen
 Aufbau einer zweiten Ausführungsform des
 Phasenregelkreises gemäß der Erfindung.

Wie aus der Formel (2) für die Eckfreqeunz bzw. die Bandbreite zu ersehen ist, ist die Grenzfrequenz proportional zu:

25

30

35

und auch proportional zur Ringverstärkung RV. Das Produkt Icp*R legt den Aussteuerbereich des VCOs 4 fest und lässt sich auf Grund der Begrenzung durch die Versorgungsspannung nicht beliebig variieren. Eine Möglichkeit die PLL-Bandbreite bzw. die DC-Ringverstärkung RV einzustellen, liegt in der genauen Einstellung der VCO-Steilheit Kvco. Da jedoch die VCO-Steilheit Kvco aufgrund von Prozessschwankungen variiert, muss ein Abgleichverfahren sicherstellen, dass die Grenzfrequenz f0 konstant bleibt. Das Produkt Icp*R ist nahezu unabhängig gegenüber Technologieschwankungen und damit

konstant, sofern der Strom Icp vom gleichen Widerstandstyp abgeleitet wird.

In Figur 2 ist der prinzipielle Aufbau einer ersten 5 Ausführungsform des erfindungsgemäßen Phasenregelkreises gezeigt. Am ersten Eingang des Phasen-Frequenzdetektors 1 liegt die Referenzfrequenz fref an. Am zweiten Eingang des Phasen-Frequenzdetektors 1 liegt die durch den Teilerwert N geteilte Ausgangsfrequenz fout an, welche mit fdiv bezeichnet 10 ist. Falls die Phase der durch den Teilerwert N geteilten Frequenz fdiv von der Phase der Referenzfrequenz fref abweicht, erzeugt der Phasen-Frequenzdetektor 1 ein Steuersignal, um mittels der Ladungspumpe 2 eine korrigierte Ausgangsspannung U zu erzeugen. Die Ausgangsspannung U wird 15 mit dem Tiefpassfilter 3 gefiltert und als Tuningspannung UVCO sowohl auf den Eingang des spannungsgesteuerten Oszillators 4 als auch auf den Eingang eines Analog-Digital-Wandlers 9 geführt. Der spannungsgesteuerte Oszillator 4 erzeugt daraufhin eine an die Tuningspannung UVCO angepasste 20 Ausgangsfrequenz fout. Die Tuningspannung UVCO wird mittels dem Analog-Digital-Wandler 9 in ein digitales Wort dUVCO gewandelt. Der Analog-Digital-Wandler 9 ist ausgangsseitig mit einem Register 8, welches das digitale Wort dUVCO zwischenspeichert, verbunden. Dem Register 8 ist wiederum ein 25 Tabellenspeicher 11 nachgeschaltet. Anhand des digitalen Worts dUVCO und eines ebenfalls auf den Tabellenspeicher 11 geführten Kanalworts KW wird aus der im Tabellenspeicher 11 gespeicherten Tabelle die tatsächliche Steilheit Kvco des VCO 4 ermittelt Die Steilheit Kvco des VCO 4 wird einer 30 Auswerteeinheit 14 zugeführt, die daraus zusammen mit einer Sollsteilheit \hat{K} voo einen Steilheitsfehler ϵr berechnet und diesen in einem weiteren ein Register 12 speichert. Mittels einer programmierbaren Stromquelle 13 wird der Steilheitsfehler &r einen Referenzstrom Iref umgewandelt. Die Ladungspumpe 2, welche eingangsseitig zum einen mit dem 35 Phasen-Frequenzdetektor 1 und zum anderen mit dem Ausgang der programmierbaren Stromquelle 13 verbunden ist, ermittelt nun

aus dem vom Phasen-Frequenz-Detektor 1 stammenden Stellsignal und dem Referenzstrom Iref eine entsprechende Ausgangsspannung U.

Die Ermittlung des Teilerwerts N kann, ohne dass dies explizit in Figur 2 gezeigt ist, ebenso wie bei der Ausführungsform der PLL 10 in Figur 1, mit Hilfe des ΣΔ-Modulators 6, dem Summierer 7, dem Kanalwort KW und dem digitalen Datensignal D erfolgen.

10

15

In Figur 3 ist ein Frequenzdiagramm dargestellt, bei dem auf der x-Achse die Kanalfrequenz fchan und auf der y-Achse die Tuningspannung UVCO aufgetragen ist. Mit dem Bezugszeichen 15 ist die ideale Tuningkennlinie und mit dem Bezugszeichen 16 die gemessene Tuningkennlinie bezeichnet. Die Steigung der idealen Tuningkennlinie 15 entspricht dem Sollwert der Steilheit Rvco des VCO 4 und errechnet sich aus:

$$\hat{K}vco = \frac{\Delta \hat{y}}{\Lambda \hat{x}}$$
 (4)

20

Die Steigung der gemessenen Tuningkennlinie 16 entspricht dem Istwert der Steilheit Kvco des VCO 4 und errechnet sich aus:

$$Kvco = \frac{\Delta y}{\Delta x}$$
 (5)

25

Es ist zu erkennen, daß der Istwert der Steilheit Kvco zunehmender Frequenz abnimmt. Aus der Abweichung des Istwerts Kvco der Steilheit vom Sollwert der Steilheit \hat{K} vco ergibt sich der relative Steilheitsfehler ϵr zu:

30

35

$$\varepsilon r = \frac{Kvco}{\hat{K}vco} \tag{6}$$

In Figur 4 ist eine zweite Ausführungsform des erfindungsgemäßen Phasenregelkreises in Form eines Blockschaltbilds dargestellt. Dabei wird das Tiefpassfilter 3

10

20

25

30

35

8

durch die Verknüpfung von Widerständen 17 und Kondensatoren 18 gebildet.

Die Auswerteeinheit 14, wie sie in Figur 2 gezeigt ist, ist durch eine modifizierte Auswerteeinheit 14' ersetzt. Anhand der Parameter ΔS , welche für jede Kanalfrequenz fchan bzw. Kanalwort KW anhand der Formel:

$$\Delta S = Snom \cdot \left(\frac{\hat{K}vco}{Kvco} \cdot \frac{N}{Nnom} - 1 \right)$$
 (7)

berechnet und in den Registerbänken 12 zwischengespeichert werden, wird die programmierbare Stromquelle 13 gesteuert.

Der Referenzstrom Iref kann, wie in dem in Figur 4 links
dargestellten Diagramm gezeigt ist, 511 verschiedene Werte
annehmen, falls die Referenzstromquelle 13 mit einer
Auflösung von 9 Bit arbeitet. Bei einem Wert Snom = 255 ist
der Referenzstrom Iref = Inom. Die Änderung des
Referenzstroms AI ergibt sich aus:

$$\Delta I = Ilsb * \Delta S$$
 (8)

wobei Ilsb die minimal mögliche Änderung des Referenzstroms Iref ist. Ilsb ergibt sich aus der Auflösungsgenauigkeit der programmierbaren Stromquelle 13.

Im Folgenden wird die Funktionsweise der Erfindung noch näher beschrieben. In einem ersten Vorgang erfolgt das Einschwingen der PLL auf einen bestimmten Kanal, der durch das Kanalwort KW vorgegeben wird. Nach der sogenannten Settling-Time der PLL wandelt der Analog-Digital-Umsetzer 9 die Abstimmspannung UVCO des VCOs 4 in ein digitales Wort dUVCO um, das im Register 8 gespeichert wird. Dieser Vorgang wird anschließend für mehrere Frequenzkanäle durchgeführt, so dass aus dem Kanalwort KW, das der eingestellten Kanalfrequenz fchan entspricht, und den amplitudendiskretisierten Werten dUVCO

9

der Tuningspannung UVCO die Abstimmsteilheit Kvco des VCOs 4 berechnet werden kann. Da der Sollwert der VCO-Steilheit \hat{K} vco a priori bekannt ist, siehe Figur 3, kann der relative Fehler ϵ r, wie bereits oben in Gleichung (6) angegeben, berechnet werden zu:

$$\varepsilon r = \frac{K v co}{\hat{K} v co} \tag{6}$$

Zur Kompensation des Fehlers &r wird der digital einstellbare Referenzstrom Iref der Ladungspumpe 2 entsprechend des 10 resultierenden Fehlers ϵ r verändert. Hierbei muss entsprechend des eingestellten Kanals die Änderung des Teilerwertes N mit berücksichtigt und kompensiert werden. Dies kann jedoch mit Hilfe des Kanalwortes KW, das die Information des Teilerwertes N enthält, erfolgen. Damit 15 dieser Abgleichvorgang bei Anwendung in einem time division multiple access (TDMA) System, wie z.B. Digital European Cordless Telephone (DECT), WDCT oder Bluetooth nicht vor jedem Slot oder Zeitschlitz geschehen muss, kann dieser Vorgang einmalig nach dem Einschalten des Gerätes, 20 beispielsweise innerhalb der Reset-Task, erfolgen. Der Vorgang kann nacheinander für bestimmte Kanalgruppen erfolgen. Die Ansteuerbits für den digital einstellbaren Referenzstrom Iref werden für die verschiedenen Kanäle bzw. Kanalgruppen im Register 12 abgelegt, so dass im normalen 25 Betrieb nach erfolgter Programmierung des Kanalwortes KW die entsprechenden Referenzstromwerte Iref aus den Registern 12 gelesen werden können.

30 Die erfindungsgemäße Lösung bietet eine einfache Realisierung für den Abgleich der PLL-Ringverstärkung RV:

$$RV \approx \frac{Icp \cdot R \cdot Kvco}{N}$$
 (9)

35 Aufgrund der nichtlinearen VCO-Kennlinie sowie der Variation des Teilerfaktors N über die Kanäle variiert die

Ringverstärkung RV und damit die Grenzfrequenz der Phasenregelschleife. Aufgrund der Art und Weise wie die VCO-Abstimmkennlinie bzw. Steilheit Kvco bestimmt, digitalisiert und anschließend durch Änderung des Chargepump-

5 Referenzstromes Iref kompensiert wird, gelingt es, eine nahezu konstante PLL-Ringverstärkung RV bzw. Grenzfrequenz einzustellen.

Bei dem Ausführungsbeispiel in Figur 4 besitzt der VCO 4 eine typische Abstimmsteilheit von 60 MHz. Der digital programmierbare Referenzstrom ist über 9 Bit einstellbar, so dass sich bei nominellen Strom Inom, was dem Dezimalwert 255 entspricht, eine Auflösung von 0,4 % ergibt. Der Wert der Tuningspannung UVCO wird mit dem Analog-Digital-Wandler 9 mit 6 Bit digitalisiert, was einer maximalen Auflösung von 1,5 % entspricht. Die Auswerteeinheit 14' erhält die Sollwerte für den Teilerfaktor Nnom und der VCO-Steilheit Ĉvco als Eingangsparameter sowie das Kanalwort KW zur Ermittlung des aktuellen Teilerwertes N.

20

25

30

Bezugszeichenliste

	1	Phasen-Frequenzdetektor
5	2	Ladungspumpe
	3	Schleifenfilter
	4	vco
	5	Frequenzteiler
	6	ΣΔ-Modulator
10	7	Summierer
	8	Register
	9	Analog-Digital-Wandler
	10	PLL
•	11	Tabellenspeicher
15	12	Registerbank
	13	Stromquelle
	14	Auswerteeinheit
	14'	modifizierte Auswerteeinheit
	15	ideale Tuningspannung
20	16	gemessene Tuningspannung
•	17	Widerstand
	18	Kondensator
	N	Teilerwert
	υ	Ausgangsspannung der Ladungspumpe
25	KW	Kanalwort
	D	digitale Signaldaten
	UCVO	Tuningspannung
	ducvo	digitalisierte Tuningspannung
	fout	Ausgangsfrequenz
30	fref	Referenzfrequenz
	Iref	Referenzstrom
	fahan	Vanal from leng

20

25

30

Patentansprüche


- 1. Phasenregelkreis,
 mit einer einstellbaren Ladungspumpe (2) zur Erzeugung
 einer Steuerspannung (UVCO), der ein spannungsgesteuerter
 Oszillator (4) und eine Auswerteinheit (14; 14')
 nachgeschaltet sind, wobei die einen Auswerteausgang
 aufweisende Auswerteeinheit (14; 14') derart ausgebildet
 ist, dass damit anhand der Steuerspannung (UVCO) und
 einer Sollsteilheit (Rvco) des spannungsgesteuerten
 Oszillators (4) ein Korrektursignal (Iref) erzeugbar und
 am Auswerteausgang anlegbar ist, und wobei der
 Auswerteausgang mit einem Ladungspumpeneingang der
 - 2. Phasenregelkreis nach Patentanspruch 1, bei dem die Auswerteeinheit (14; 14') derart ausgebildet ist, dass damit ein Steilheitsfehler (εr; ΔS) des spannungsgesteuerten Oszillators (4) berechenbar ist.


Ladungspumpe (2) verbunden ist.


- 3. Phasenregelkreis nach Patentanspruch 2, bei dem der Auswerteeinheit ein Analog-Digital-Wandler (9) zum Wandeln der Steuerspannung (UVCO) in ein digitales Wort (dUVCO) vorgeschaltet ist.
- 4. Phasenregelkreis nach Patentanspruch 3,
 bei dem zwischen die Auswerteeinheit (14; 14') und den
 Analog-Digital-Wandler (9) ein Register (8) zum Speichern
 des digitalen Wortes (dUVCO) geschaltet ist.
- 5. Phasenregelkreis nach Patentanspruch 4,
 bei dem die zwischen die Auswerteeinheit (14; 14') und
 das Register (8) ein Tabellenspeicher (11) geschaltet
 ist, um aus dem digitalen Wort (dUVCO) und einem


 Kanalwort (KW) einen Istwert der Steilheit (Kvco) des
 spannungsgesteuerten Oszillators (4) zu ermitteln.

- 6. Phasenregelkreis nach Patentanspruch 5, bei dem die Auswerteeinheit (14; 14') eine Recheneinheit aufweist, um aus dem Istwert der Steilheit (Kvco) des spannungsgesteuerten Oszillators (4), dem Kanalwort (KW) und der Sollsteilheit (Kvco) des spannungsgesteuerten Oszillators (4) den Steilheitsfehler (εr; ΔS) zu errechen.
- 7. Phasenregelkreis nach einem der Patentansprüche 1 bis 6,
 10 bei dem der Auswerteeinheit (14') mehrere Register (12)
 nachgeschaltet sind, um für für mehrere Kanalgruppen
 ieweils einen Steilheitsfehler (ΔSf) zu speichern.
- Phasenregelkreis nach einem der Patentansprüche 1 bis 7,
 bei dem der Auswerteeinheit (14; 14') eine steuerbare Stromquelle (13) nachgeschaltet ist, um aus dem Steilheitsfehler (ΔSf) das Korrektursignal (Iref) zu erzeugen.
- 9. Phasenregelkreis nach einem der Patentansprüche 1 bis 8, mit einem Schleifenfilter (3), welches zwischen die Ladungspumpe (2) und den spannungsgesteuerten Oszillator (4) geschaltet ist.
- 25 10. Phasenregelkreis nach einem der Patentansprüche 1 bis 9, mit einem Rückkopplungszweig, in welchem ein Teiler (5) vorgesehen ist.
- 11. Phasenregelkreis nach Patentanspruch 10,
 30 bei dem der Teiler (5) einen einstellbaren Teilerwert (N)
 aufweist,
 mit einem ΣΔ-Modulator (6), mit dem der Teilerwert (N)
 einstellbar ist.









Relevant to claim No.

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H03L7/093

C. DOCUMENTS CONSIDERED TO BE RELEVANT

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Category *

Minimum documentation searched (classification system followed by classification symbols)

IPC 7 HO3L HO3C

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

Citation of document, with indication, where appropriate, of the relevant passages

EPO-Internal, WPI Data, PAJ, INSPEC, COMPENDEX

	<u> </u>		
X	US 2002/039050 A1 (GOOD PETE ET 4 April 2002 (2002-04-04) paragraph '0020! - paragraph '0 figures 2-4		1-4,7-11
A	US 6 163 184 A (LARSSON PATRIK) 19 December 2000 (2000-12-19) column 4, line 29 -column 6, lin column 7, line 40 -column 9, lin figures 3-3B,5		5,6
P,X	EP 1 244 215 A (BROADCOM CORP) 25 September 2002 (2002-09-25) paragraph '0032! - paragraph '0 figures 4-12	067!; -/	1,9,10
	her documents are listed in the continuation of box C. stegories of cited documents:	Patent family members are listed	
consider of the consideration	ent defining the general state of the art which is not dered to be of particular relevance document but published on or after the international date ent which may throw doubts on priority claim(s) or is cited to establish the publication date of another n or other special reason (as specified) ent referring to an oral disclosure, use, exhibition or means ent published prior to the international filing date but han the priority date claimed	or priority date and not in conflict with cited to understand the principle or th invention *X* document of particular relevance; the cannot be considered novel or canno involve an inventive step when the day *Y* document of particular relevance; the cannot be considered to involve an indocument is combined with one or ments, such combination being obvious in the art. *&* document member of the same patent	the application but early underlying the claimed invention to considered to coment is taken alone claimed invention ventive step when the one other such docupus to a person skilled
Date of the	actual completion of the international search	Date of mailing of the international se	arch report

29/01/2004

Balbinot, H

Authorized officer

Name and mailing address of the ISA

22 January 2004

European Patent Office, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016

PCT/52	03/	02	69!
--------	-----	----	-----

Category °	ation) DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Ρ, Χ	DE 101 32 799 A (INFINEON TECHNOLOGIES AG) 2 October 2002 (2002-10-02) paragraph '0039! - paragraph '0059!; figures	1,9,10

mation on patent family members

1		whhineariou is
	PCT/52	03/02695

Patent document cited in search report		Publication date		Patent family member(s)		Publication date
US 2002039050	A1	04-04-2002	TW	518829	В	21-01-2003
US 6163184	Α	19-12-2000	NONE			
EP 1244215	Α	25-09-2002	US EP US	2002135428 1244215 2003206065	A1	26-09-2002 25-09-2002 06-11-2003
DE 10132799	Α	02-10-2002	DE	10132799	A1	02-10-2002

I A. KLASS	IFIZIERUNG DES ANMELDUNGSGEGENSTANDES	Activity Table Medit I in a state	
ÎPK 7	H03L7/093	न्यूपॅस् [ा] ष्ट्रंड प्यवस्था १ व व्यवस्था	
E .	nternationalen Patentklassifikation (IPK) oder nach der nationalen Kl	assifikation und der IPK	·
	RCHIERTE GEBIETE		
Recherchie IPK 7	nter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymt H03L H03C	pole)	
	rte aber nicht zum Mindestprüfsloff gehörende Veröffentlichungen, s		
Während de	er internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete	Suchbegriffe)
	ternal, WPI Data, PAJ, INSPEC, COMP	ENDEX	
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN		
Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angat	be der in Betracht kommenden Teile	Betr. Anspruch Nr.
Х	US 2002/039050 A1 (GOOD PETE ET 4. April 2002 (2002-04-04) Absatz '0020! - Absatz '0035!; Abbildungen 2-4	AL)	1-4,7-11
A	US 6 163 184 A (LARSSON PATRIK) 19. Dezember 2000 (2000-12-19) Spalte 4, Zeile 29 -Spalte 6, Ze Spalte 7, Zeile 40 -Spalte 9, Ze Abbildungen 3-38,5	ile 41 ile 48	5,6
P,X	EP 1 244 215 A (BROADCOM CORP) 25. September 2002 (2002-09-25) Absatz '0032! - Absatz '0067!; Abbildungen 4-12	-/	1,9,10
entne	ere Veröffentlichungen sind der Fortsetzung von Feld C zu ehmen	X Siehe Anhang Patentfamilie	
"A" Veröffer aber ni "E" älteres [nlichung, die den allgemeinen Stand der Technik definiert, icht als besonders bedeutsam anzusehen ist Dokument, das jedoch erst am oder nach dem internationalen	'T' Spätere Veröffentlichung, die nach dem oder dem Prioritätsdatum veröffentlicht Anmeldung nicht kollidiert, sondem nu Erfindung zugrundeliegenden Prinzips Theorie angegeben ist	Worden ist und mit der Zum Verständnis des der
L Veröffen scheine	dedatum veröffentlicht worden ist utlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er- en zu lassen, oder durch die das Veröffentlichungsdatum einer	 X* Veröffentlichung von besonderer Bedeu kann allein aufgrund dieser Veröffentlic erfinderischer Tätigkeit beruhend betra 	hung nicht als neu oder auf chtet werden
SOII OCE	in im Recherchenbericht genannten Veröffentlichung belegt werden er die aus einem anderen besonderen Grund angegeben ist (wie	"Y" Veröffentlichung von besonderer Redeu	tuna: die heanennichte Erfindung
ausgef	ûhrt) ntlichung, die sich auf eine mündliche Offenbarung,	werden, wenn die Veröffentlichung mit	eil beruhend betrachtet einer oder mehreren anderen
eine Be "P" Veröffen	enulzung, eine Ausstellung oder andere Maßnahmen bezieht	Veröffentlichungen dieser Kategorie in diese Verbindung für einen Fachmann "&" Veröffentlichung, die Mitglied derselben	Verbindung gebracht wird und naheliegend ist
Datum des A	bschlusses der internationalen Recherche	Absendedatum des internationalen Rec	cherchenberichts
22	2. Januar 2004	29/01/2004	
Name und P	ostanschrift der Internationalen Recherchenbehörde	Bevollmächtigter Bediensteter	
	Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL 2280 HV Rijswijk		
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Balbinot, H	

PCT/52 03

(ategorie°	ng) ALS WESENTLICH ANGESEHENE UNTERLAGEN Bezelchnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
Р,Х	DE 101 32 799 A (INFINEON TECHNOLOGIES AG) 2. Oktober 2002 (2002-10-02) Absatz '0039! - Absatz '0059!; Abbildungen	1,9,10
		·

Angaben zu Veröffentlichunge zur selben Patentfamilie gehören

FUI/19E U3/UZU9:	PCT/N	03/02695
------------------	-------	----------

Im Recherchenbericht angeführtes Patentdokume	nt	Datum der Veröffentlichung		Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
US 2002039050	A1	04-04-2002	TW	518829	В	21-01-2003
US 6163184	Α	19-12-2000	KEI	VE		
EP 1244215	Α	25-09-2002	US EP US	2002135428 1244215 2003206065	A1	26-09-2002 25-09-2002 06-11-2003
DE 10132799	Α	02-10-2002	DE	10132799	A1	02-10-2002